前面六篇拆的是單一方塊。這一篇把它們接起來，並回答一個關鍵問題：為什麼一顆規格 132 dB 的 DAC 晶片，做成成品後實測只剩 118 dB？ 那 14 dB 掉在哪裡，就是這篇的主題。
全鏈與失真預算
檔案／串流 → 播放軟體 → 數位介面 → DAC（接收 → 重計時 → 數位濾波
→ 調變器 → 轉換核心 → I/V → 重建濾波 → 輸出緩衝）
→ 前級／音量 → 功率放大 → 線材 → 換能器 → 房間／耳道 → 耳朵
把各段的典型失真＋雜訊放在同一張表上，量級的懸殊立刻可見：
| 環節 | 典型 THD+N | 對應 dB |
|---|---|---|
| 數位傳輸（位元完好） | 0（無失真） | — |
| DAC 晶片（手冊值） | 0.00008% | −122 dB |
| DAC 成品（含類比輸出級） | 0.0001–0.001% | −120 至 −100 dB |
| 好的擴大機 | 0.0003–0.003% | −110 至 −90 dB |
| 耳機驅動單元 | 0.1–1% | −60 至 −40 dB |
| 喇叭單體（低頻，大音量） | 1–10% | −40 至 −20 dB |
| 房間（早期反射、駐波） | ±10 dB 的頻響起伏 | — |
換能器的失真比電子端高三到四個數量級，房間的頻響誤差比任何電子環節高兩個數量級。 這張表就是整個領域的優先順序：房間處理與喇叭選擇的效益，遠大於電子鏈上的任何升級。
而由於失真是功率相加的（各級不相關時 THD_總 ≈ √(Σ THD_i²)），一個 −40 dB 的環節與一個 −120 dB 的環節串聯，總和幾乎就是 −40 dB。改善鏈上最好的那一環，對總和沒有影響。
數位介面：三種傳時脈的方式
數位介面的差異幾乎全部在時脈怎麼過去，而不是位元怎麼過去。位元在任何合格的介面上都是完好的——這一點下面會單獨處理。
I2S：時脈與資料分開走
晶片間的標準介面，三條線加一條可選：BCLK（位元時脈）、LRCK/WS（左右聲道／字選）、SDATA（資料），通常再加 MCLK（主時脈）。
優點是不需要時脈恢復——時脈本來就是獨立的一條線，接收端不必用 PLL 從資料流裡撈。
但 I2S 是為了幾公分的板內連線設計的。 它沒有規定阻抗、沒有差動傳輸、沒有隔離。把它拉到機箱外（廠商用 HDMI 或 RJ45 接頭承載），會遇到三個真實問題：沒有標準腳位（各家定義不同，接錯可能損壞）、時脈完整性隨線長劣化（反射與串音直接污染時脈邊緣）、兩機的地被硬連在一起（見下面的接地迴路）。
所以外部 I2S 是一個理論上乾淨、工程上脆弱的方案。它在特定的成對設計（同廠牌轉盤＋DAC）上可以做得很好，作為通用介面則不然。
S/PDIF 與 AES3：時脈藏在資料裡
用 biphase-mark 編碼把時脈嵌進資料流：每個位元週期起始必有一次躍變，位元值為 1 時中間再多一次躍變。接收端從躍變恢復時脈。
這個設計的代價在 時脈與 jitter 說過：躍變密度隨資料內容變化，恢復出的時脈帶有資料相關抖動。
實體層有兩種：
同軸（75 Ω，約 0.5 Vpp）。要求全程 75 Ω 阻抗匹配——包括接頭。常見的問題是 RCA 接頭本身不是 75 Ω（多數消費級 RCA 是 30–50 Ω），阻抗不連續造成反射，反射疊回原訊號會讓躍變的過零點偏移，也就是抖動。這是「同軸線在 S/PDIF 上有差異」的物理機制——它不是玄學，但它只在沒有輸入重計時的 DAC 上有後果。
TOSLINK 光纖。最大的優點是完全的電氣隔離——它切斷接地迴路，這在有 hum 問題的系統上是決定性的。缺點是 LED 與光接收器的上升／下降時間慢（塑膠光纖尤甚），躍變邊緣不銳利，抖動高於同軸；一般消費級 TOSLINK 的上限是 96 kHz。
**AES3（AES/EBU）**是專業版本：110 Ω 平衡、XLR 接頭、2–7 Vpp 的較高電平。差動傳輸抗干擾能力好得多，是同一套編碼的強化實體層。
USB：唯一能讓 DAC 當主時脈的介面
USB 音訊使用同步（isochronous）傳輸——固定頻寬、無重傳。三種同步模式決定誰是時脈主人：
| 模式 | 時脈來源 | 後果 |
|---|---|---|
| Synchronous | 從 USB 的 SOF（1 kHz 幀起始）推導 | 抖動大 |
| Adaptive | 從封包到達速率推導 | 主機忙碌造成的時序變動變成抖動 |
| Asynchronous | DAC 本地晶振 | 抖動與傳輸解耦 |
Async 模式下，DAC 透過 feedback endpoint 回報「我消耗得比你送得快／慢」，主機據此微調每一幀送出的樣本數。時脈完全不從資料流恢復——這是 USB 相對 S/PDIF 的根本架構優勢，也是現代 DAC 幾乎全面採用 USB 作為主要輸入的原因。
頻寬上限可以直接算。**Full Speed（UAC1）**的同步端點每 1 ms 幀最多 1023 bytes → 1.023 MB/s：
立體聲 24-bit/96 kHz = 2 × 3 × 96,000 = 576 kB/s ✓ 通過
立體聲 24-bit/192 kHz = 2 × 3 × 192,000 = 1,152 kB/s ✗ 超出
這就是「UAC1 上限是 24/96」的由來——不是規格刻意限制，是全速 USB 的頻寬算出來的。
**High Speed（UAC2）**每 125 µs 微幀最多 3072 bytes → 24.576 MB/s，立體聲 32-bit/768 kHz 只需 6.1 MB/s，綽綽有餘，也足以承載 DSD512。UAC2 在 macOS、iOS、Linux 上原生免驅動，Windows 自 10 版 Creators Update（2017 年 3 月）起也原生支援。
UAC3 的重點在行動裝置的省電（叢發傳輸後進入低功耗），不是音質。
「位元完好」與「介面有差」怎麼並存
這兩句話經常被當成矛盾，其實不是。
位元確實完好。 S/PDIF、USB、I2S 在正常運作下，到達 DAC 的資料與送出的資料完全相同。若有位元錯誤，表現會是明顯的爆音或斷訊，不是「音場變窄」。任何宣稱「這條線讓位元更準確」的說法都是錯的。
但介面傳遞的不只是位元。 它還傳遞時脈（→ 抖動）與電氣連接（→ 共模噪聲、接地迴路）。這兩條路徑是真實的，而且是類比的。
所以正確的框架是：問題從來不在資料層，而在時脈層與電源／接地層。 而在有本地重計時的現代 DAC 上，時脈層也被切斷了——剩下的唯一路徑是電源與接地。這解釋了為什麼某些 USB 隔離器確實改變實測（它切斷共模路徑），而更貴的「音響級 USB 線」通常不會（它沒有切斷任何東西）。
接地迴路：hum 的物理
兩台設備各自透過電源線接大地，再用訊號線把兩者的訊號地連起來——這形成一個封閉的導體迴路。
兩件事會在這個迴路裡產生電流。一是磁感應：附近的電源變壓器、電源線產生的 50/60 Hz 磁場穿過迴路面積，依法拉第定律感應出電動勢。二是地電位差：兩個插座的接地並非等電位（建築配線的電阻上有其他負載的電流流過），電位差直接驅動電流。
這個電流流經訊號線的地導體，在其電阻上產生壓降，而這個壓降與訊號串聯——就是你聽到的 50/60 Hz hum 與它的諧波（往往三次諧波比基頻更明顯，因為配線上的非線性負載）。
有效的解法：
- 平衡／差動連接。地電位差是共模的，差動接收把它相減掉。這是專業設備全面採用平衡的首要理由。
- 光學或變壓器隔離。TOSLINK 或音訊隔離變壓器直接切斷迴路。
- 單點接地。讓整套系統只有一處接大地。
不該做的：拔掉電源線的接地腳。這移除的是安全接地——一旦設備絕緣失效，機殼會帶市電電壓。這是會致命的做法，不論它多有效。
電源：拓樸不是重點，噪音頻譜與 PSRR 才是
「線性電源優於交換式電源」是一個被過度簡化的說法。實際決定後果的是兩個量：電源輸出的噪音頻譜，與被供電電路對該頻段的 PSRR（電源抑制比）。
線性電源的噪音以整流頻率（100/120 Hz）的紋波為主，加上整流二極體關斷瞬間的高頻尖峰。紋波幅度取決於濾波電容與負載。
交換式電源的噪音集中在切換頻率（50 kHz–1 MHz）及其諧波，並帶有顯著的共模成分（透過變壓器的寄生電容耦合到輸出）。
關鍵在於 PSRR 隨頻率下降。一顆典型的運算放大器在直流有 100 dB 以上的 PSRR，但到 100 kHz 可能只剩 30–40 dB。所以交換式電源的高頻噪音比線性電源的 100 Hz 紋波更難被電路自身抑制——這是「交換式電源比較差」這個印象的真實機制。
但這個機制的解法是已知且便宜的：在敏感電路旁邊加本地 LDO 後級穩壓（LDO 在高頻仍有可觀的 PSRR，且能濾掉共模轉差模的殘留），加上共模扼流圈與適當的接地佈局。做了這些之後，交換式電源完全足夠；而一個濾波不足的線性電源，其 100 Hz 紋波也可能比良好的交換式方案更糟。
所以規格表上的「線性電源」是一句關於拓樸的敘述，不是關於噪音的敘述。 該問的是輸出噪音的實測值與頻譜。
類比輸出級：那 14 dB 掉在哪
現在回到開頭的問題。ES9039PRO 手冊標 132 dB DNR（單聲道模式 140 dB），成品常見 118–122 dB。差距發生在晶片之後。
電流輸出的 DAC 需要 I/V 轉換。 這一級把 DAC 核心輸出的電流變成電壓，而它面對的訊號不只是音訊——還包含 delta-sigma 調變器整形後推到超音頻的大量雜訊電流。
三種常見做法各有代價：
- 運放虛地 I/V：運放的反相輸入形成虛地，回授電阻決定轉換比。這是主流做法，但運放必須能處理超音頻的大電流擺動——壓擺率不足就會產生失真，且此組態的雜訊增益在高頻上升，穩定性需要仔細補償。運放的選擇與補償網路，直接決定成品的 THD。
- 被動電阻 I/V：一個電阻接地，最簡單。問題是 DAC 的電流輸出有**順從電壓（compliance voltage）**的限制——輸出節點的電壓一擺動，DAC 內部電流源的輸出阻抗就不再是無限大，線性度劣化。要壓低電壓擺幅就得用小電阻，於是訊號電平極低，後級的雜訊變成主導。
- 變壓器 I/V：提供隔離與平衡轉單端，但帶進磁滯失真與頻寬限制。
I/V 之後還有重建低通濾波（通常二到三階主動濾波，轉折在 60–100 kHz，任務是攔下 delta-sigma 的超音頻雜訊）與輸出緩衝（要能驅動後級的輸入阻抗與線材電容）。
每一級都各自貢獻雜訊與失真，而它們是功率相加的。 三級各貢獻 −125 dB，總和就是 −120 dB。加上電源紋波耦合、地平面上的返回電流、數位區對類比區的串音——14 dB 的落差不需要任何一級做得特別差，只要每一級都「普通」就會發生。
這就是為什麼**「用了哪顆晶片」幾乎不預測成品性能**。晶片是這條鏈上被解決得最徹底的一環；瓶頸在它後面。
一句話重點
介面之間的差異不在位元（位元一律完好），而在時脈與電源／接地這兩條類比路徑；而規格與實測之間的落差不在 DAC 晶片，而在 I/V、重建濾波、輸出緩衝與電源這幾級各自「普通」的累加——整條鏈上最大的誤差項則始終是換能器與房間，高出電子端三到四個數量級。
下一篇：量測與聽感 — 上面所有數字要怎麼讀，以及它們與「聽得到」的關係。